On the test complexity of VLSI systems [Elektronische Ressource] / Hongzhong Wu
147 Pages
English
Downloading requires you to have access to the YouScribe library
Learn all about the services we offer

On the test complexity of VLSI systems [Elektronische Ressource] / Hongzhong Wu

Downloading requires you to have access to the YouScribe library
Learn all about the services we offer
147 Pages
English

Description

SaarlandOnUnivtheWTyest1994ComplexituyersitofofVLSIDissertationSystemsHongzhong:ConTten:ts:Zusamm:enfassung::::::::::::::::::aults:::::::::::::::::::::::::::::::::::::::Jump:::t:::T:::::::::Unate:::Summary:::::::Sensitiv:::::::::::::::::::::::T:::::::lg::::1:Prefacen:::::::::::::67:::::T:::::::T:::::::::::::::::::::::thesis:::::::::::::5.2:::::::Syn:::::::102:::::::::::::::::::::::::f:::::::::::::Jump:::::::::::::::n::::::::::5:1:VLSI:Systems:and:T:ests::::::Complexit:::::::::::::::::::::::::4.2:::::::::::::::::::::::::::::::::::::::::::::::::n:::::::::::::::::::::::::::F1:1.1:X:ategory:and:VLSI:Systems::rees:::::::::::::::::::::::::::::::::::3.1:Diagnosis:::::::::::::::::::::::::3.2:and:::::::::::::::::::::::::::531(1)1.2)F:ault:Mo:dels:and:T:ests::::::::::::57:O:to:):::::::::::::::::::::::::3.

Subjects

Informations

Published by
Published 01 January 2007
Reads 1
Language English

Exrait

Saarland
On
Univ
the
W
T
y
est
1994
Complexit
u
y
ersit
of
of
VLSI
Dissertation
Systems
Hongzhong:
Con
T
ten
:
ts
:
Zusamm
:
enfassung
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
aults
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
Jump
:
:
:
t
:
:
:
T
:
:
:
:
:
:
:
:
:
Unate
:
:
:
Summary
:
:
:
:
:
:
:
Sensitiv
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
T
:
:
:
:
:
:
:
lg
:
:
:
:
1
:
Preface
n
:
:
:
:
:
:
:
:
:
:
:
:
:
67
:
:
:
:
:
T
:
:
:
:
:
:
:
T
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
thesis
:
:
:
:
:
:
:
:
:
:
:
:
:
5.2
:
:
:
:
:
:
:
Syn
:
:
:
:
:
:
:
102
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
f
:
:
:
:
:
:
:
:
:
:
:
:
:
Jump
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
n
:
:
:
:
:
:
:
:
:
:
5
:
1
:
VLSI
:
Systems
:
and
:
T
:
ests
:
:
:
:
:
:
Complexit
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
4.2
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
n
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
F
1
:
1.1
:
X
:
ategory
:
and
:
VLSI
:
Systems
:
:
rees
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
3.1
:
Diagnosis
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
3.2
:
and
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
53
1
(1)
1.2
)
F
:
ault
:
Mo
:
dels
:
and
:
T
:
ests
:
:
:
:
:
:
:
:
:
:
:
:
57
:
O
:
to
:
)
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
3.5
:
y
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
T
:
of
:
Circuits
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
4.1
:
Circuits
:
:
:
:
:
:
:
:
:
:
:
:
:
:
5
:
1.3
:
F
:
unctional
:
T
:
est
:
:
:
:
utativ
:
Circuits
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
77
:
ree
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
83
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
5
:
O
:
T
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
7
5.1
1.4
F
Structural
:
T
:
est
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
thesis
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
99
:
of
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
47
11
F
2
and
Assignmen
Signals
t
:
Complexit
:
y
:
of
:
Uniform
:
T
:
rees
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
47
:
(1)
:
estable
:
TLP
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
23
:
2.1
:
Assignmen
:
t
:
Complexit
:
y
:
of
:
Uniform
:
T
:
rees
:
:
:
:
:
:
:
:
:
:
3.3
:
from
:
to
:
n
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
3.4
:
from
:
g
23
)
2.2

(
(1)

Assignable
:
T
:
rees
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
62
:
Arrangemen
:
Complexit
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
4
:
est
:
y
:
Uniform
27
ree
2.3
:
Jump
:
from
:
(1)
:
to
:
g
:
n
:
)
:
1
:
m
:
1
:
)
:
:
:
:
:
:
:
:
:
:
:
:
74
:
Uniform
:
ree
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
74
:
Comm
:
e
:
ree
:
:
:
:
:
:
:
:
:
:
32
:
2.4
:
Problem
:
Con
:
v
:
ersion
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
4.3
:
T
:
Circuits
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
4.4
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
33
:
2.5
:
Comm
:
utativ
:
e
:
T
:
rees
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
93
:
Syn
:
of
:
g
:
)
:
estable
:
rees
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
95
:
Kernel
:
e
:
unctions
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
37
:
2.6
:
Decidabilit
:
y
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
96
:
Syn
:
of
:
unctions
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
5.3
:
thesis
:
T
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
42
:
3
:
T
:
est
:
Complexit
:
y
:
of
:
Uniform
:
T
:
rees
:
:
:
:
::
6
:
An
:
Approac
:
h
:
to
:
Pseudo
:
exhaustiv
:
e
:
T
:
esting
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
and
:
:
:
:
:
:
:
:
:
:
:
:
:
7.4
:
:
:
:
:
:
:
:
:
:
:
:
105
:
6.1
:
In
:
tro
:
duction
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
120
:
:
:
:
:
:
:
:
:
:
:
:
:
ected
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
125
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
y
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
tro
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
105
:
6.2
:
Divide
k
and
Probabilit
Conquer
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
7.3
:
est
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
erimen
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
Remarks
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
106
:
6.3
130
P
:
artition
:
Algorithm
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
In
:
duction
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
7.2
:
onomial
:
its
:
y
:
:
:
:
:
:
:
:
:
:
108
:
6.4
:
Basic
:
Problems
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
121
:
Exp
:
T
:
Length
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
122
:
Exp
:
ts
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
113
:
6.5
:
Applications
:
and
:
Computation
:
Complexit
:
y
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
Concluding
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
114
:
7
:
Monomial
:
Orien
:
ted
:
Pseudorandom
:
T
:
est
:
:
Bibliograph
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
120
133
7.1T
Zusamm
hf
enfassung
p
Mit
est
dem
dell
zunehmenden
daher
Einsatz
h
v
zur
on
b
VLSIystemen
st
sind
F
die
w
Anforderungen
minim
an
h
ihre
allig
Zuv
Das
erl
zu
assigk
F
eit
ganzen
immer
ert
mehr
jedo
gestiegen
dieser
Die
tigere
Zuv
Kosten
erl
omplexit
assigk
die
eit
pr
eines
auf
VLSIystems
Sc
h
En
angt
eit
v
Besc
on
Hotz
seinen
und
Komp
als
onen
das
ten
angenommen
{
oc
ho
festen
c
der
hin
ehlermo
tegrierten
h
Sc
erdec
haltkreisen
etrac
{
das
ab
Die
Leider
t
ist
und
der
deieren
F
haltkreises
ertigungsproze
on
ho
otigt
c
F
hin
Sc
tergrierter
orliegenden
Sc
h
haltkreise

extrem
h
fehleranf
so
allig
v
Nac
estm
h
in
inoiellen
th
Angab
VLSIc
en
der
b
ulierung
etr
h
agt
erallgemeinerung
die
folgenden
Defektrate
Baum
f
dell

kt
ur
Hier
gro
innerhalb
Sc
haltkreises
haltkreise
eine
b
auf
ei
hen
einem
0
neuen
liegt
F
are
ertigungsproze
k

h
ub
alle
er

60%.
en
Daher
eit
ist
ten
ein
atzlic
T
ac
est
o
der
estk
Sc
b
haltkreise
h
un
T
b
T
edingt
uhrung
not
T
w
eines
endig
als
Allerdings
Anzahl
b
estm
etr
b
agt
S
der
gegeb
Aufw
dell
and
ufen
f
w

der
ur
eit
solc
Un
he
der
T
b
ests
h
mehr
pseudo
als
und
25%
Sc
der
auf
Gesam
wic
tk
V
osten
optimaler
Normalerw
Die
eise
sic
en
en
th
Kapitel
alt
eine
ein
v
VLSIystem
und
so
mit
w
ategorie
ohl
F
k

om
V
binatorisc
der
he
einer
als
Resultate
auc
hnen
h
Sc
sequen
aume
tielle
endete
Sc
ehlermo
haltkreise
ist
Mit
Singletuc
Hilfe
ehlermo
v
.
on
wird
Pr
da

des
ufbussen
Sc
k
h
ann
hstens
das
Leitung
T
andig
estproblem
einem
f
logisc

W
ur
(d.h.
die
o
sequen
1)
tiellen
Dieses
Komp
opul
onen
F
ten
dell
auf
ann
den
c
k
nic
om
t
binatorisc
auftretenden
hen
ehler
F
ub
all
k
zur
In

Arb
uc
b
kgef
h

wir
uhrt
zus
w
h
erden
m
Deshalb
h
spielt
Einzelellenfehlerm
der
dell
T
T
est
osten
v
erden
on
estimm
k
durc
om
die
binatorisc
der
hen
esterzeugung
Sc
der
haltkreisen
estdurc
eine

gro
Wir
Rolle
die
Diese
estk
Arb
at
eit
Sc
b
S
etrac
die
h
ale
tet
v
das
T
T
ustern
estproblem
man
k
en
om
um
binatorisc
nac
her
dem
Sc
enen
haltkreise
ehlermo
Ein
zu
v

ollst
Das
andiger
h
T
ergewic
est
t
eines
v
Sc
Arb
haltkreises
liegt
durc
der
h
tersuc
Anlegen
ung
aller
T
Eingab
probleme
en
ez
ist
uglic
in
baumartiger
der
haltkreise
Praxis
ersc
fast
opfend
immer
pseudozuf
unm
testbarer
oglic
haltkreise
h
wie
Desw
der
egen
t
m
klung

on
ussen
erfahren
Annahmen
Erzeugung

T
ub
ustermengen
er
Arb
die
gliedert
Art
h
der
sieb
am
Kapitel
h
erste
austen
en
v
alt
ork
formale
ommende
hreibung
n
on
F
haltkreisen
ehler
des
gemac
estproblems
h
Hilfe
t
X
w
otz
erden
Diese
die
orm
dann
f
in
uhrt
einem
einer
F
ereinfac
ehlermo
ung
dell
Diskussion
zusammengefa
zu
w
V
erden
der
Das
Wir
am
ezeic
h
im
austen
baumartige
in
haltkreise
der
B
Praxis
Ein
v
ist
erw;
uniform
on
falls
man
alle
diese
Knoten
omplexit
des
ann
Baums
h
die
andigen
selb
ole
e
er
F
ist
unktion
Belegung
realisieren
-T
B

aume
at
sind
T
Basisk
m
omp
on
onen

ten
1
v
geric
on
T
vielen
erden
VLSIystemen
f
insb
erzeugen
esondere
Messung
auc
die
h
T
v
Belegung
on
als
parallelen
hen
Arc
f
hitekturen
nac
Im
m
folgenden
es
w
c
erden
w
n
ist
ur
tion
uniforme
F
B
ein
aume
zw
b
omplexit
etrac
f
h
estm
tet
eine
Bek
T
ann
an
t
)
ist
I
da
F
b
kstrom
estimm
t
te
Signale
baumartige
esttec
Sc
v
haltkreise
eine
bzgl
die
ihrer
(
T
seiner
estbark
eiten
eit
omplexit
nac
f
h
v
Klassen
m
parti
;
tioniert
0
w
den
erden
tet
k
Belegungsk
onnen
v
eSp
gezeigt
Dies
uniformen
hat
der
uns
2
motiviert
uniforme
die
utativ
T
ann
estk
k
omplexit
en
at
Deition
v
P
on
G
allgemeinen
Wie
baumartigen
T
Sc
v
haltkreisen
n
zu
wie
un
optimale
tersuc
erzeugt
hen
Mustermenge
Unsere
ollst
Un

tersuc
n
h
falls
ungen
Zelle
zielen
(
dab
alle
ei
ann
ab
D
auf
hnik
die
durc
Generierung
on
einer
b
minimale
nic
n
atzlic
T
der
estm
HSFH
ustermenge
diese
und
ist
eine
m
ev
andig
en
estm
tuelle
ollst
Mo
Wir
di
omplexi
ation
on
des
)
Sc
Gr
haltkreises
v
V
Im
om
un
zw
die
eiten
v
bis
n
zum
Hier
f
F

f
unften
;
Kapitel
g
k
f
onzen
;
trieren
g
wir
1
uns
w
auf
Sym
die
etrac
Un
ei
tersuc
gelungen
h
at
ung
B
der
andig
T
Es
estk
die
omplexit
eines
at
en
baumartiger
(1)
Sc
n
haltkreise
(
nac
;
h
alls
dem

Einzelellenfehl
k
erm
F
o
ist
dell
n
.
Ist
Wir
utativ
b
f
en
k
utzen
h
T
on
(
Programming
n
und
)
teten
f
deieren
als
sind
Bezeic
gro
hn
die
ung
estk
f
at

on
ur
(
einen
)

und
ub
k
er
eine
der
T
F
ustermenge
unktion
w
f
Eine
deierten
hei
balancierten
v
baumartigen
andige
Sc
f
haltkreis
ur
mit
(
n
)
Eing
,
angen
sie
Eine
jeder
Zelle
v
v
T
on
n
T
f
(
Belegungen
n
k
)
Die
f
D
ist
Q
fehlerhaft
esttec
falls
testet
f
ehler

h
ur
v
eine
Lec
b
und
estimm
etrac
te
tet
Belegung
h
dieser
zus
Zelle
h
der
Propagierung
Ausgangsw
fehlerhaften
ert
aSu
nic
F
h
ur
t
T
ric
hnik
h
eine
tig
est
ist
ustermenge
Um
ollst
solc
falls
he
T
F
ustermenge
ehler
v
zu
andige
testen
ist
m
deieren

Belegungsk
ussen
t
wir
v
an
T
dem
n
Sc
f
haltkreis
die
ein
o
n
kleinsten
telliges
ollst
Muster
Belegung
anlegen
zw
Um
Kapitel
einen
tersuc
k
wir
onkreten
Belegungsk
F
at
ehler
on
zu
(
en
)
tdec
.
k
ist
en
eine
m
unktion
u
on
dieses
0
T
1
estm
:::;
uster
1
so
k
w
h
ohl
0
eine
1
den
:::;
F
1
ehler
und
pro
;
duzierende
;
Belegung
1
der
er
Eing
als
ange
b
der
b
fehlerhaften
h
Zelle
Dab
erzeugen
ist
als
uns
auc
die
h
omplexit
daf
v

uniformen
ur
aumen
sorgen
ollst
da
zu
das
harakterisieren
en
wird
tsprec
da
hende
Belegungsk
fehlerhafte
at
Signal
balancierten
zum
Baums
prim
t
aren
eder
Ausgang
o
propagiert
g
wird
)
Eine
)
v

ollst
(0
andige
1])
T
F
estm
der
ustermenge
Baum
f
ub

einer
ur
omm
T
en
(
unk
n
deiert
)
k
f

b
ur
esteh
sein
t
eine
aus
omm
T
e
estm
unktion
ustern
gegeb
die
so
alle
ann
F
nac
ehler
der
des
v
zugrundeliegenden
f
F
Integer
ehlermo
I
dells
f
testen
einen
k
h
onnen
Graph
Die
f
unmittelbaren
Im
F
eiten
ragenabh
Kapitel
ist
wird
(1)
b
er
ewiesen
w
da
t
die
en
folgenden
g
Behauptungen
opfender

b
aquiv
(
alen
<
t
en
sind
h
1.
neuen
Die
Ausg
Belegungsk
eilsc
omplexit
Erzeugung
at
b
v
n
on
Die
T
k
(
)
n
)
)

f
ur
ist
unften
(1).
umgew
2.
ist
I
V
P
F
f
v
hat
h
eine
V
zul
asen
assige
ngen
L
wurfs
osung
erden
3.
Resultate
G
en
f
n
ist
at
stark
f
zusamenh
F
angend
o
Aurdem
n
wird

auc
er
h

gezeigt
Des
da
Kapitel
die
eit
Belegungk
an
omplexi
da
t
ation
at
k
v
g
on
wird
T
Aurdem
(
Syn
n
B
)
haltkreis
f
jeder
in
prim
Zeit
der
(
T
m
erden
2
man
)
sec
en
ten
tsc
opfender
heidbar
det
ist
Gebieten
Hierin
f
ist
t
f
vierte
eine
die
k
T
omm
f
utativ
w
e
der
F
testbar
unktion
estk
v
on
on
)
f
ur
0
utativ
;
ist
1
eder
;
lg
:::;
der
m
)
1

g
(
k

nac
F
h

(
f
(0
0
1)
;
eiteren
1
im
;
f
:::;
Zugeh
m
den
1
ten
g
f
.
zeigen
F
Baum

Mo
ur
Basiszellen
eine
w
andere
so

Zeit
ublic
)
he
alte
T
h
esttec
sim
hnik
wir
m
fahren
u
der
die
)
Propagierung
v
der
ein
fehlerhaften
prim
Signale
hat
mit
n
gr
einigen
oer
Eing
Sorgfalt
k
b
haltkreis
ehandelt
h
w
aller
erden
getestet
Im
solc
dritten
nenn
Kapitel
ersc
b
est
etrac
Kapitel
h
einen
ten
us
wir
ersc
die
estm
T
Algorithm
estk
h
omplexit
auf
at
Systemen
v
)
on
exakt
T
estimm
(
w
n
Das
)
Kapitel
f
einhaltet
un
folgenden
ter

der
(
Annahme
)
da
ist
f
t
eine
eder
F
o
unktion
lg
v
)
on

f
T
0
omplexit
;
v
1
T
;
n
:::;
f
m

1
eine
g
omm
2
e
nac
unktion
h
en
f
w
0
(1)
;
der
1
n
;
o
:::;

(
m

1
(0
g

ist
1).
Wir
T
zeigen
n
da
f
T
ub
(
monotonen
n
unktionen
)
immer
f
n
en
)
t
<
w

eder
testbar
(1)
w
o
geb
der
wir
g
vierten
n
Kriterien
)

die
)(
origk

zu
>
ob
0)
genann
testbar
Klassen
ist
Im
Als

T
Kapitel
estk
wir
omplexit
jeder
at
durc
eines
eine
balancierten
di
uniformen
seiner
Baums
so
der
andelt

erden
ub
ann
er
da
einer
in
k
O
omm
n
utativ
testbar
en
Der
F
Baum
unktion
durc
deiert
den
ist
Baum
ist
uliert
genau
stellen
einer
ein
der
er
fol
zur
genden
these
drei
O
F
n
alle
testbaren
m
aume
oglic
or
h
alls
(1),
Sc
lg
mehrere
n
are
)
ange
und
und

(
Ausgang
n
ur

on
)
der
(
aren

ange
2
angt
(0
ann
;
Sc
1]).
durc
F
ersc
alls
opfendes
die
esten
Basisfunktion
T
f
haltungen
v
w
on
Ein
f
hes
0
erfahren
;
t
1
pseudo
g
h
k
T
nac
Das
h
hste
f
pr
0
tiert
;
eien
1
Algorithm
g
zur
geh
pseudo
t
h
k
T
ann
usterme
die
Dieser
T
us
estk
auc
omplexit
An
at
endungen
v
den
on
des
T
t
(
und
nb
der
pseu
F
kleine
ehlertoleranz
haltkreis
F
eines

Monome
ur
h
gro
nic
Sc
im
haltkreise
mit
ist
erzeugt
die
kt
optimale
estgenerator
pseudo
einem
ersc
seine
h
k
opfende
esteh
T
t
estm
estm
ustermenge
man
sehr
estm
sc
alle
h
ub
wierig
solc
zu
alliger
b
angt
erec
v
hnen
onkreten
Probabilistisc
daher
he
w
V
t
erfahren
Sc
k
b
onnen
t
hier
En
zur
wurf
Senkung
T
der
ustergenerators
Kosten
dem
b
eine
eitragen
T
[W
ustermenge
und
die
Hart
kleinen
Im

siebten
erdec
Kapitel
Ein
stellen
her
wir
dozuf
ein
T
neues
h
Konzept
nic
v
t
or
on
sogenann
k
te
Sc
onomial
ab
Oriented
ist
Pseudo
An
random
endung
T
h
ests
auf
.
onkrete
Die
haltkreise
Grun
egrenzt
dideeVLSI
Preface
is
Motiv
metho
ation
generation
The
formal
wide
to
use
v
of
d
computers
optimal
in
test
v
the
arious
tec
lds
design
of
to
so
Theory
ciet
of
y
haustiv
mak
consists
es
generalizing
it
adv
clear
with
|
duces
computers
With
m
dra
ust
e
b
dels
e
derate
more
test
and
related
more
it
reliable
v
The
a
reliabilit
test
y
dev
of
circuits
a
c
computer
using
dep
a
ends
can
strongly
the
up
patterns
on
concrete
testing
functional
its
a
basic
structure
comp
elopmen
onen
densit
ts
test
|
diult
VLSI
hniques
systems
,
Through
generation
test
prop
one
is
kno
design
ws
complexit
whether
a
the
structure
VLSI
eriences
systems
e
ha
metho
v
eien
e
is
b
for
een
studies
man
tree
ufactured
testable
prop
tec
erly
diren
and
the
b
en
eha
e
v
VLSI
e
simplifying
correctly
,
.
the
Generally
so
sp
an
eaking
disadv
A
approac
VLSI
generates
system
a
is
to
made
structure
up
while
of
d
the
patterns
sequen
without
tial
concrete
circuit
the
part
rapid
and
of
com
the
binational
is
circuit
.
part
VLSI
The
ecoming
test
exp
generation
some
for
h
sequen
testabilit
tial
fault
circuits
new
is
hes
usually
b
m
to
uc
problems
h
great
more
elop
diult
dologies
than
hes
that
of
for
application
com
system
binational
the
ones
the
since
practical
the
w
con
to
trollabilit
ossible
y
univ
and
for
observ
VLSI
abilit
.
y
alternativ
of
dev
sequen
metho
tial
kind
circuits
This
are
ely
p
related
o
pseudo
or
and
In
systems
order
sev
to
for
o
sets
v
kinds
ercome
Structure
the
This
diult
of
y
hapters
,
1,
some
e
design
of
tec
b
hnique
ategory
ha
discussion
v
results
e
mak
b
view
een
and
dev
approac
elop
w
ed
v
By
on
using
tages
those
tages
tec
w
hniques
structural
a
d
sequen
test
tial
for
logic
circuit
can
reference
b
the
e
logic
so
of
designed
circuit
that
a
its
metho
test
pro
can
test
b
for
e
circuit
reduced
reference
to
the
that
logic
for
of
some
circuit
com
the
binational
dev
logics
t
Hence
VLSI
the
hnology
k
circuit
ey
y
to
increasing
the
matically
test
The
of
of
a
systems
VLSI
b
system
increasingly
lies
and
in
ensiv
the
Although
test
tec
of
suc
its
as
com
for
binational
y
logic
new
part
mo
This
and
thesis
test
fo
approac
cuses
ha
on
e
the
een
test
osed
problem
mo
of
these
the
there
com
a
binational
need
part
dev
of
new
VLSI
metho
systems
and
The
approac
test
The
of
y
a
test
VLSI
and
system
of
includes
VLSI
mainly
is
the
to
generation
concrete
of
of
a
system
test
and
set
exp
and
sho
the
that
applica
seems
tion
b
of
imp
the
to
test
a
set
ersal
to
d
the
treating
system
arious
The
systems
test
tly
complexit
One
y
the
can
es
b
to
e
elop
classid
suitable
in
d
to
a
the
of
complexit
systems
y
thesis
of
extensiv
the
the
test
problems
set
to
generation
systems
and
ex
the
e
complexit
pseudorandom
y
circuit
of
It
the
elops
test
eral
set
hniques
application
generating
The
test
former
for
can
t
b
of
e
The
estimated
of
b
Thesis
y
thesis
the
mainly
computing
sev
complexit
c
y
In
of
hapter
generating
w
the
giv
test
a
set
deition
The
the
latter
systems
is
y
measured
X
b
for
y
our
the
and
cardinalit
the
y
easily
of
and
the
e
test
brief
set
of
The
functional
test
structural
generation
generation
approac
hes
hes
that
can
e
b
ha
e
e
divided
impression
roughly
the
in
an
to
and
structural
an
and
of
functional
t
metho
o
ds
hes
A